TFP410でHDMI接続する1

DE0-CVでHDMI接続してみたくなったのでテスト。

回路

FPGAマガジンNo.1のP23-24に参考回路あるのでコピペ。

VREF(3)：3.3V
EDGE(9)：GND
DSEL(14)：GND
BSEL(15)：3.3V
なので、24bit single-edge Faling

ISEL(13)：GND
DKEN(35)：GND
CTL3(6)：GND
CTL2(7)：GND
CTL1(8)：GND
なのでスキュー除去（de-skew）は無効。で、CTL3:1どうなるんだ？000なのか無効なのか？

つぎにDE0-CVと接続。
DATA16-19：GND
DATA20-23：H16、A12、H15、B12
DATA8-11：GND
DATA12-15：A13、B13、C13、D13
DATA0-3：GND
DATA4-7：G18、G17、H18、J18
IDCK+：J19
HSYNC：G11
YSYNC：H10
DE：J11

こんな感じ。ジャンパは愛嬌。DKEN(35)が意味分からなくて、HiとLo切り替えられるようにしたけど最終的にLo固定。

Verilog-HDL

CQ出版社の超入門！FPGAスタータ・キットDE0で始めるVerilog HDLから、第28章　VGAキャラクタ表示(VGA_disp)をコピペ。
せっかくなので、720Pで表示するように色々変更。HSYNCとYSYNCの極性を720Pの仕様にあわせて正にしたけど案外負のまま表示するのかも。

DEの生成をHSYNCとYSYNCのORで取ると、HYUNDAIのW241DGは根性があって「お、何か来たから表示したれ！」と表示しちゃう。

Active Videoのタイミングで（HSYNCとVSYNCの表示位置のANDで）DEをHiにすると表示される。

W241DGはこんな感じ。

W241DGがど根性出してるだけかも？と心配になりU2713HMtだとこんな感じ。
出ましたね。

またしてもほとんどコピペなのによく分からず使っているから多分15分くらいで出来ちゃうことが1週間近くかかっている。